Потенциальный D-триггер — это электронная схема, которая запоминает один бит данных и переключает свое состояние всякий раз, когда на его вход D подается логический сигнал. Триггер имеет два стабильных состояния: состояние «0» и состояние «1», и переключается между ними по фронту тактового сигнала.
Структура триггера
Потенциальный D-триггер состоит из следующих компонентов:
* Два JK-триггера: JK-триггер — это бистабильный элемент, который может находиться в состояниях «0» или «1».
* Инвертор: Инвертор меняет логическое состояние сигнала на противоположное.
* Мультиплексор: Мультиплексор выбирает один из двух входов и выводит его на выход.
Работа триггера
Когда на тактовый вход триггера подается фронт, два JK-триггера устанавливаются в состояние «0». Инвертор инвертирует состояние выхода JK-триггера, в результате чего на вход J подается «1», а на вход K — «0». Это приводит к тому, что первый JK-триггер переключается в состояние «1».
Мультиплексор выбирает выход второго JK-триггера, который изначально установлен в «0». Это означает, что на выходе триггера будет «0».
Если в момент тактового фронта на вход D подается «1», второй JK-триггер также переключается в состояние «1». Мультиплексор теперь выберет этот выход, и на выходе триггера будет «1».
Если в момент тактового фронта на вход D подается «0», второй JK-триггер останется в состоянии «0», и на выходе триггера будет «0».
Таблицы истинности
| Тактовый сигнал (Clk) | D | Выход Q |
|—|—|—|
| 0 | X | Сохраняется предыдущее состояние |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Использование
D-триггеры широко используются в цифровой электронике для построения:
* Счетчиков
* Регистров
* Систем управления памятью
* Систем обработки данных
